PLL鎖相環(huán)

崗位職責：
1、負責PLL相關的模擬集成電路設計；
2、協(xié)同后端工程師實現(xiàn)模擬電路的Layout設計；
3、完成芯片驗證工作。
4、撰寫設計文檔，仿真報告等等；
5、指導或參與部分芯片的測試調(diào)試工作。
任職要求：
1、碩士及以上學歷（優(yōu)秀本科亦可），微電子專業(yè)，三年及以上PLL相關電路設計工作經(jīng)驗優(yōu)先；
2、精通PLL中各個模塊的設計，LC tank VCO/PFD/CP/LPF/Divider設計，并在PLL環(huán)路及電路優(yōu)化方面（如phase noise/jitter/spur/area/power）具有豐富的經(jīng)驗；
3、熟悉RF及混合信號的設計流程及相關工藝，熟悉各種模擬模塊的測試方法并能夠指導版圖工程師完成版圖設計。
4、有成功流片/產(chǎn)品經(jīng)驗者優(yōu)先