崗位職責：

2、基于Verilog HDL語言實現核心邏輯（如接口協議、數據處理、時序控制）及外設驅動；

3、負責FPGA時序約束、綜合、仿真（Modelsim）及板級調試；

4、協同硬件工程師進行硬件方案評審、原理圖確認，配合射頻工程師完成模數接口整合；

5、編制技術設計文檔、測試報告，完成項目資料歸檔及版本管理。

崗位要求：

1. 精通Verilog HDL語言，具備扎實的數字邏輯設計、時序分析能力；

2.熟練掌握FPGA/ZYNQ開發流程，精通Xilinx Vivado工具鏈；

3.熟練實現UART、SPI、IIC、CAN等常用接口協議，具備鎖相環（PLL）、DDS、ADC/DAC、EEPROM等外設驅動開發經驗；

4.能看懂硬件原理圖，具備基礎的板級調試能力（如使用示波器、信號源、頻譜儀定位問題）；

5.掌握C語言基礎，實現單片機進行簡單的開發或聯調。

加分技能：

1.具備高速接口（如GTX、DDR3/4、Ethernet）開發經驗；

2.熟悉低功耗設計、可綜合設計規范，有大規模FPGA項目開發經驗；

3.了解射頻數字信號處理（如解調、濾波）基礎；

4.3年及以上數字邏輯開發經驗（FPGA/ZYNQ方向優先）；

5.本科及以上學歷，電子信息工程、微電子、計算機科學與技術等相關專業。

特別優秀者可放寬學歷要求。