一、崗位職責
1. 信號處理實現(xiàn)
o 負責通用信號處理算法在 FPGA 平臺上的設計與實現(xiàn)，涵蓋數(shù)字下變頻（DDC、DUC、CIC、CFIR）、快速傅里葉變換（FFT）等核心算法，確保信號處理的高效性與準確性。
o 熟練RFSOC調試，熟悉常見IP核使用，如DDS、FFT、CORDIC、FIR；
o 針對不同應用場景，優(yōu)化信號處理流程，提升系統(tǒng)性能，滿足項目對信號處理精度、速度等方面的要求。
2. 接口邏輯開發(fā)
o 精通各類接口邏輯設計，包括但不限于高速串行接口、并行接口等，實現(xiàn) FPGA 與其他硬件模塊（如 ADC、DAC、存儲器、PCIE、aurora、JESD204B等）之間穩(wěn)定、高效的數(shù)據(jù)交互。
o 負責接口協(xié)議的制定與實現(xiàn)，解決接口通信過程中的兼容性、時序等問題，保障系統(tǒng)整體的數(shù)據(jù)傳輸可靠性。
3. 項目協(xié)作與優(yōu)化
o 與硬件工程師、軟件工程師等團隊成員緊密協(xié)作，參與系統(tǒng)架構設計與方案討論，從 FPGA 邏輯實現(xiàn)角度提供專業(yè)建議，確保系統(tǒng)設計的合理性與可行性。
o 對已實現(xiàn)的 FPGA 邏輯進行性能分析與優(yōu)化，通過代碼優(yōu)化、時序約束調整等手段，提高 FPGA 資源的利用率，降低功耗，提升系統(tǒng)穩(wěn)定性。
4. 文檔編寫與維護
o 編寫詳細的 FPGA 邏輯設計文檔，包括設計說明、接口定義、測試報告等，為項目的維護、升級以及后續(xù)開發(fā)提供清晰的參考依據(jù)。
o 及時更新項目文檔，確保文檔內容與實際設計保持一致，方便團隊成員之間的知識共享與技術傳承。
5. 問題解決與技術支持
o 在項目開發(fā)過程中，快速定位并解決 FPGA 邏輯實現(xiàn)方面出現(xiàn)的問題，如功能異常、時序違規(guī)等，保障項目的順利推進。
o 為測試團隊提供必要的技術支持，協(xié)助解決測試過程中發(fā)現(xiàn)的與 FPGA 邏輯相關的問題，確保產(chǎn)品滿足質量標準。
二、任職資格：
1. 教育背景
o 統(tǒng)招本科及以上學歷，電子工程、通信工程、自動化等相關專業(yè)。
2. 專業(yè)技能
o 精通 Verilog 或 VHDL 硬件描述語言，具備扎實的數(shù)字電路設計基礎，能夠獨立完成 FPGA 邏輯設計與開發(fā)工作。
o 熟練掌握通用信號處理算法在 FPGA 上的實現(xiàn)方法，對 DDC、FFT 等算法有深入理解和豐富實踐經(jīng)驗，能夠根據(jù)項目需求進行算法優(yōu)化與定制。
o 精通接口邏輯設計，熟悉常見接口協(xié)議（如 PCIe、SRIO、JESD204B 等），能夠高效實現(xiàn) FPGA 與外部設備的數(shù)據(jù)交互。
o 熟悉 Xilinx 或 Intel（Altera）等主流 FPGA 廠商的開發(fā)工具與流程，如 Vivado、Quartus 等，具備豐富的調試經(jīng)驗，能夠熟練使用邏輯分析儀、示波器等測試工具進行問題排查。
3. 芯片使用經(jīng)驗
o 有使用過 47DR、9P 等芯片進行 FPGA 開發(fā)項目者優(yōu)先考慮，熟悉這些芯片的架構、特性以及開發(fā)要點，能夠快速上手并開展相關工作。
o 熟悉國產(chǎn)器件的使用，有相關調試經(jīng)驗者優(yōu)先。
4. 項目經(jīng)驗
o 具有 OFDM 解調、測向等相關工程項目經(jīng)驗者優(yōu)先，了解這些領域的技術難點與解決方案，能夠在項目中應用相關經(jīng)驗提升開發(fā)效率與質量。
o 參與過至少 [2] 個完整的 FPGA 開發(fā)項目，從需求分析、設計實現(xiàn)到測試驗證全過程有實際經(jīng)驗，具備良好的項目管理與團隊協(xié)作能力。
5. 其他要求
o 具備較強的學習能力和問題解決能力，能夠快速掌握新技術、新方法，并應用于實際項目中。
o 工作認真負責，注重細節(jié)，有良好的溝通能力和團隊協(xié)作精神，能夠承受一定的工作壓力，按時完成項目任務。