1.硬件設計與開發
①需求分析與架構設計：根據項目需求，完成FPGA系統的功能定義和架構設計，劃分模塊并確定數據流，處理時鐘域交叉(CDC)、跨時鐘域同步O時序約束等關鍵問題。
②RTL編碼：使用Verilog、VHDL等硬件描述語言編寫可綜合的RTL代碼，實現數字電路邏輯；優化代碼結構，平衡速度、面積(資源占用)和功耗。
③功能驗證：編寫測試平臺(Testbench)，使用仿真工具(如ModelSim、yivado Simulator)驗證功能正確性；進行覆蓋率分析(代碼覆蓋率、功能覆蓋O率)以確保設計完整性。
2.綜合與實現
①工具鏈使用：使用FPGA開發工具(如Xilinx VivadoIntel Quartus、Synopsys Design Compiler)進行綜合布局布線(Place &Route)；
設置時序約束(SDC文件)、物理約束。(XDC文件)等，確保設計滿足目標時鐘頻率。
②時序收斂：熟悉RS422/RS485等通信時序，IP核應用。分析時序報告，解決時序違例(Setup/HoldViolation)，優化關鍵路徑；可能涉及流水線設計、資源復用等優化手O段。
3.板級調試與驗證
①硬件調試：使用示波器、邏輯分析儀(如Keysight0DSLogic)或FPGA內置工具(如ChipScope)調試信號完整性；分析毛刺、時序異常、接口協議錯誤等問題。
②協同工作：與硬件工程師合作，解決PCB設計中的信號O完整性(SI)、電源完整性(PI)問題。與嵌入式軟件工程師協作，完成軟硬件聯合調試。
與硬件工程師合作，解決PCB設計中的信號O完整性(SI)、電源完整性(PI)問題。。與嵌入式軟件工程師協作，完成軟硬件聯合調試。
任職要求：
1、本科以上學歷，通信、信號處理、電子信息及相近專業，有扎實的數學基礎；
2、熟悉軟件無線電工作原理和數字信號處理相關理論，并有一定實踐經驗。
3、有軟件成功開發經驗，能夠獨立設計嵌入式軟件架構、輔助設計系統架構，至少有3年以上相關工作經驗。
4、思路敏捷，條理清晰，有獨立解決復雜算法、系統問題的能力，具有良好的團隊協作精神、創新精神和鉆研精神，工作積極主動，能夠承受工作壓力。