崗位職責:
1.設計存儲單元陣列相關核心電路,開發DRAM通用IP核;
2.評估并優化高性能DDR/LPDDR存儲架構;
3.通過仿真驗證電路功能與性能,進行深度分析;
4.協助建立設計流程與質量保障體系;
5.主導版圖開發全流程(含版圖規劃、布局布線),指導版圖工程師完成設計;
6.為產品工程部門提供芯片調試支持。
任職要求:
1.至少2年電路設計經驗;
2.精通模擬/數字電路原理及CMOS器件特性;
3.熟練使用Spectre、FineSim、HSPICE、Virtuoso等EDA設計工具;
4.具備模擬信號電路設計與驗證經驗(含電路實現、時序分析與優化),有低功耗設計或高速電路經驗者優先;
5.有DRAM/NAND閃存/SRAM等存儲電路產品設計驗證經驗者優先,ADC設計經驗亦可接受;
6.出色的團隊協作與溝通能力;
7.優秀的學習能力與自驅力,能適應靈活多變的工作環境。