崗位名稱：硬件設(shè)計工程師
招聘人數(shù)：1名
崗位職責(zé)：
1.高速硬件電路設(shè)計
? 負(fù)責(zé)高速數(shù)字/模擬混合電路設(shè)計，包括信號鏈規(guī)劃、原理圖設(shè)計、PCB布局布線（多層板設(shè)計），確保信號完整性（SI）及電源完整性（PI）。
? 針對高速信號傳輸進行阻抗匹配、時序分析與EMC優(yōu)化，降低串?dāng)_與反射問題。
2.信號采集與處理系統(tǒng)開發(fā)
? 基于ADC、FPGA設(shè)計高速數(shù)據(jù)采集系統(tǒng)，完成模擬信號的數(shù)字化轉(zhuǎn)換與實時處理。
? 協(xié)同算法團隊實現(xiàn)信號處理邏輯的硬件落地，優(yōu)化系統(tǒng)吞吐率與延遲。
3.仿真驗證與測試調(diào)試
? 運用HyperLynx、ADS等工具進行信號完整性仿真，提前規(guī)避設(shè)計風(fēng)險。
? 主導(dǎo)硬件調(diào)試與測試，使用示波器、邏輯分析儀等設(shè)備定位信號異常，輸出根因分析報告。
4.技術(shù)文檔與跨團隊協(xié)作
? 編寫設(shè)計規(guī)范、測試報告及BOM管理文檔，支持產(chǎn)品量產(chǎn)轉(zhuǎn)化。
? 與其他團隊協(xié)同解決系統(tǒng)級問題。
任職要求：
1. 教育背景
? 本科及以上學(xué)歷，電子工程、通信工程、自動化、計算機等相關(guān)專業(yè)。
2. 核心技術(shù)能力
? 精通高速電路設(shè)計，熟悉疊層架構(gòu)。
? 掌握ADC/DAC選型與接口設(shè)計，具備FPGA時序約束、高速SerDes調(diào)試經(jīng)驗。
? 熟練使用Cadence/Allegro、Altium Designer完成原理圖與PCB設(shè)計，熟悉SI/PI仿真工具。
3. 經(jīng)驗要求
? 2年以上高速硬件開發(fā)經(jīng)驗，有高速數(shù)據(jù)采集卡、雷達信號處理、儀器儀表等項目落地案例者優(yōu)先。
? 具備粒子物理、核電子學(xué)相關(guān)探測器前端電路（如PMT、ASIC讀出）經(jīng)驗者優(yōu)先。
4. 綜合素質(zhì)
? 邏輯嚴(yán)謹(jǐn)，能獨立分析復(fù)雜信號問題。
? 具備技術(shù)文檔撰寫能力，英語可閱讀IEEE標(biāo)準(zhǔn)及芯片手冊。
濟南中科核技術(shù)研究院
▌關(guān)于我們
我們是中國科學(xué)院高能物理研究所濟南研究部，2019年落戶濟南新舊動能轉(zhuǎn)換起步區(qū)。作為"科創(chuàng)中國"創(chuàng)新基地和國家高新技術(shù)企業(yè)，我們擁有：
- 平臺支撐：博士后科研工作站、核技術(shù)應(yīng)用研發(fā)中心等10余個國家級/省部級平臺
- 科研環(huán)境：60畝科研園區(qū)，2.6萬㎡現(xiàn)代化科研場地
- 人才團隊：100+人的科研團隊，含國家級/省市級人才20+
▌科研方向
聚焦三大領(lǐng)域：
- 精密檢測設(shè)備研發(fā)
- 輻射安全儀器研發(fā)
- 醫(yī)學(xué)影像設(shè)備開發(fā)
致力于突破關(guān)鍵技術(shù)瓶頸，構(gòu)建從基礎(chǔ)研究到產(chǎn)業(yè)轉(zhuǎn)化的完整創(chuàng)新鏈，現(xiàn)已建成6個省部級工程研究中心。
▌職業(yè)發(fā)展
- 導(dǎo)師制度：中科院博導(dǎo)親自指導(dǎo)
- 項目機會：參與國家級重點科研項目
- 團隊優(yōu)勢：與頂尖科研團隊合作
▌福利待遇
- 薪酬：具有競爭力的薪資+人才政策支持
- 假期：法定假日+年假+春節(jié)長假+育兒假
- 健康：年度體檢+健身房
- 關(guān)懷：周年賀禮+生日福利+七大節(jié)日禮包
期待與您共同探索核技術(shù)應(yīng)用的未來可能！
了解更多信息請訪問研究院官網(wǎng)：www.iheplans.cn