崗位職責：
1、負責SOC芯片數字中端實現EDA Flow的開發和腳本維護。
2、負責時鐘方案設計、Floorplan設計、低功耗設計（UPF）、工藝和memory評估、Synthesis/STA/Formality等任務。
3、負責前后端銜接溝通，達成最終PPA指標。
任職要求：
1、具備RTL到netlist實現交付相關技能，包括網表綜合、低功耗檢查、靜態時序分析、網表形式驗證等，熟悉Synopsys或Cadence EDA工具；
2、熟悉RTL 設計，能和前端工程師充分交流，支持RTL設計優化；有時鐘復位方案設計和低功耗設計經驗者更佳；
3、熟悉后端PR的流程和需求，有STA signoff經驗者更佳。