√本崗位由加州理工大學(xué)博士后專家親自帶領(lǐng)，深入?yún)⑴c能源管理控制器（EMS）的研發(fā)與測試。
√接觸新能源行業(yè)前沿技術(shù)，提升嵌入式與硬件開發(fā)能力。
崗位職責(zé)：
1.主導(dǎo)公司儲能EMS核心控制器、通信網(wǎng)關(guān)、FPGA板卡等硬件系統(tǒng)的方案設(shè)計與開發(fā)；
2.負責(zé)ARM、FPGA、MCU等嵌入式平臺的電路原理設(shè)計、PCB布局指導(dǎo)與硬件調(diào)試；
3.參與系統(tǒng)架構(gòu)設(shè)計，完成模擬電路、數(shù)字電路、電源、電磁兼容等模塊設(shè)計與優(yōu)化；
4.負責(zé)樣機調(diào)試、信號完整性/電源完整性分析、可靠性驗證及硬件問題定位；
5.編寫設(shè)計文檔、BOM清單、測試方案及量產(chǎn)導(dǎo)入文檔；
6.與軟件、結(jié)構(gòu)、生產(chǎn)團隊協(xié)同推進項目落地與產(chǎn)品發(fā)布。
任職要求：
1.一本本科及以上學(xué)歷，電子工程、自動化、通信工程或相關(guān)專業(yè)優(yōu)先；
2.2年以上嵌入式硬件開發(fā)經(jīng)驗，能獨立完成硬件系統(tǒng)的設(shè)計與調(diào)試；
3.熟悉數(shù)字電路與模擬電路設(shè)計，熟悉信號鏈、電源管理、隔離與保護電路；
4.熟悉主流ARM處理器平臺（如 STM32、NXP、TI、Zynq 等）與FPGA（Lattice / Xilinx / Intel 等）；
5.熟練使用Altium Designer / Cadence / PADS 等EDA工具或國產(chǎn)EDA軟件（如立創(chuàng)EDA）進行電路板設(shè)計；
6.具備高速信號設(shè)計經(jīng)驗（DDR、USB、Ethernet、LVDS、SPI、CAN等）；
7.了解嵌入式軟件接口、電路與固件聯(lián)調(diào)流程；
8.有量產(chǎn)經(jīng)驗者、具備EMC/EMI優(yōu)化經(jīng)驗者優(yōu)先。
福利待遇:
1、優(yōu)厚待遇:基本工資+補貼+雙薪
2、社會保障:按規(guī)定為員工購買社保公積金(入職購買，公積金買最高比例12%);
3、帶薪假期:享受國家法定節(jié)假日，工作滿1年享受帶薪年假;
4、職級晉升制度公開透明，晉升速度快;
5、上班時間8小時，朝九晚六，午休1小時，周末雙休;
6、提供交通補貼/住房補貼、飯補。