職位內容:
1、 負責通信IP設計、功能驗證;
2、 參與通信IP在SoC中集成、FPGA驗證、IC測試等;
3、 與相關部門溝通,解決在IC設計,實現,測試,量產階段出現的問題
職位要求:
1、本科及以上學歷,通信、電子工程、微電子等相關專業;
2、熟悉FPGA/ASIC設計流程,具有通信基帶實現經驗者尤佳;
3、熟悉Verilog語言, 熟練使用綜合、時序分析等EDA工具;
4、優異的溝通與協調能力,良好的團隊意識;
職位福利:帶薪年假、彈性工作、五險一金、大牛帶隊、周末雙休、定期體檢、加班補助、通訊補助