詳細查看工作內容:
晶圓研發:
1.負責根據 MOSFET 器件的設計目標(如閾值電壓、導通電阻、開關速度等),與代工廠合作制定或優化工藝方案(如選擇工藝節點、調整摻雜濃度、柵極材料等)。確保器件設計與代工廠工藝能力(如光刻精度、蝕刻均勻性)匹配,解決工藝兼容性問題;
2.負責分析Wafer制造過程中的異常(如參數漂移、良率損失、可靠性失效),定位工藝步驟中的根源(如光刻偏移、刻蝕殘留、熱預算偏差等)。提出改進方案(如調整退火溫度、優化離子注入劑量),并通過 DOE(實驗設計)驗證效果;
3.負責與設計團隊協作,平衡性能、功耗和可靠性(如優化柵氧厚度、源漏工程);
4.負責制定量產工藝的驗收標準(如參數分布范圍、失效閾值);
5.負責建立并維護各fab及各平臺的工藝數據庫。
部門建設:
1.新員工培訓、培養,員工新技能的開發及培養,培養資料整理優化;
2.部門流程制度的建設、完善、優化以及監督實施;
3.部門輸出文件的標準化,統一性持續改善。
其他方面:
1.參與設計研發數據庫的建立;
2.對研發項目過程中的創新點,撰寫專利,進行保護。
詳細查看任職要求:
5年以上半導體Fab PIE經驗,專注于功率器件(如MOSFET, IGBT)制造者優先。
深入掌握光罩技術: 深刻理解光罩設計規則、材料選擇、制造工藝及質量控制標準,并精通其對功率器件關鍵電性參數(Vth, Ron, BVdss, Qg, 可靠性)和良率的影響機制。
精通光刻關鍵步驟: 熟練掌握光刻工藝(特別是與光罩應用相關的部分,如成像、OPC效應)及刻蝕工藝(干法/濕法),理解其對器件結構形成和電學特性的決定性作用。
強大的分析與解決問題能力: 具備獨立分析和解決由光罩、光刻或刻蝕引起的制程異常和器件性能/良率問題的能力,能運用系統性方法(如8D, DOE)進行根本原因分析和制定有效CAPA。
良好的溝通協作能力: 能夠有效與光刻模塊、刻蝕模塊、整合工程師、器件設計團隊及外部光罩供應商進行溝通協作。