【崗位職責】
1.負責FPGA項目的需求分析、代碼編寫、仿真驗證、板級調(diào)試與測試；
2.參與系統(tǒng)架構設計，在指導下完成FPGA功能模塊的代碼編寫（Verilog/VHDL）、仿真測試和邏輯綜合。能獨立完成已有系統(tǒng)和代碼的維護；
3.仿真與驗證：使用Modelsim、VCS等工具進行RTL級仿真，編寫Testbench，完成模塊級的功能驗證；
4.編寫詳細的設計開發(fā)文檔和技術報告；
5.配合硬件工程師進行板卡調(diào)試和問題排查；
6.配合軟件工程師進行軟硬件聯(lián)調(diào)和系統(tǒng)集成；
7.團隊協(xié)作：與軟件、硬件及系統(tǒng)工程師協(xié)作，完成系統(tǒng)集成與測試任務。【崗位要求】
必備條件
1. 學歷與經(jīng)驗：電子工程、微電子、通信工程等相關專業(yè)大專以上學歷，應屆生或有1-2年相關經(jīng)驗者優(yōu)先。
2. 語言與工具：
掌握Verilog或VHDL硬件描述語言，了解數(shù)字電路設計基礎
使用過至少一種主流FPGA開發(fā)工具（如XLINX，Vivado, Quartus, Libero）
熟悉Xilinx芯片，掌握一些接口和協(xié)議（低速接口： 必須熟練掌握 UART, I2C, SPI ）
具備基本的仿真調(diào)試能力
3. 基礎知識：
深入理解數(shù)字邏輯電路，熟悉時序、同步/異步設計等基本概念
了解FPGA設計流程（綜合、布局布線、時序分析）
4. 個人素質(zhì)：具備強烈的學習欲望、良好的邏輯思維能力、團隊合作精神及溝通能力。
優(yōu)先考慮條件：
1.有Xilinx或Intel (Altera) FPGA平臺大學計劃或?qū)嵙暯?jīng)驗者。
2.在相關電子設計競賽（如FPGA創(chuàng)新大賽）中有獲獎經(jīng)歷者。
薪酬福利：
1. 薪酬：提供具有行業(yè)競爭力的薪酬待遇（具體面議）。
2. 福利：五險一金、帶薪年假、節(jié)日福利、定期體檢、員工培訓、年終獎金等。
3. 上班時間：上午8:30-12：00，下午13:30-17:30。周末雙休