工作職責(zé):
1、根據(jù)設(shè)計(jì)要求編寫(xiě)設(shè)計(jì)文檔,定義設(shè)計(jì)結(jié)構(gòu)和規(guī)格書(shū);
2、根據(jù)規(guī)格書(shū)進(jìn)行電路邏輯設(shè)計(jì)和實(shí)現(xiàn),編寫(xiě)RTL 代碼;
3、負(fù)責(zé)芯片邏輯電路的綜合,STA和DFT;
4、對(duì)模塊和整體設(shè)計(jì)進(jìn)行完整的功能驗(yàn)證;能發(fā)現(xiàn)功能和穩(wěn)定性問(wèn)題并解決問(wèn)題;
5、FPGA實(shí)現(xiàn)驗(yàn)證并調(diào)試;解決FPGA驗(yàn)證遇到的問(wèn)題;
6、和系統(tǒng)測(cè)試團(tuán)隊(duì)完成芯片的測(cè)試和調(diào)試;debug測(cè)試中遇到的各種的問(wèn)題。
7、能夠帶領(lǐng)團(tuán)隊(duì)做好數(shù)字前端的設(shè)計(jì)驗(yàn)證工作。
任職要求:
1、本科及以上學(xué)歷,微電子/通信/計(jì)算機(jī)/自動(dòng)化等相關(guān)專業(yè);
2、有5-7年數(shù)字 IC 設(shè)計(jì)工作經(jīng)驗(yàn);能獨(dú)立完成模塊級(jí)的設(shè)計(jì)和驗(yàn)證工作;
3、熟悉IC前端設(shè)計(jì)流程;熟練掌握synthesis, DFT和STA;能夠與后端工程師設(shè)計(jì)floorplan,發(fā)現(xiàn)并解決后端設(shè)計(jì)中存在的時(shí)序和功耗問(wèn)題;
4、熟練掌握SystemVerilog 語(yǔ)言和VCS, DC,Prime Time,CDC和formality等EDA工具;能編寫(xiě)設(shè)計(jì)流程中的各種腳本;
5、有FPGA 開(kāi)發(fā)驗(yàn)證以及邏輯仿真驗(yàn)證經(jīng)驗(yàn)者優(yōu)先;掌握UVM驗(yàn)證方法,能搭建UVM驗(yàn)證環(huán)境;
6、思路清晰,善于分析和解決問(wèn)題,有強(qiáng)烈的敬業(yè)精神與責(zé)任感,具有較強(qiáng)的學(xué)習(xí)能力和團(tuán)隊(duì)合作能力。
職位福利:定期體檢、周末雙休、定期團(tuán)建、節(jié)日福利、五險(xiǎn)一金、帶薪年假、績(jī)效獎(jiǎng)金、年底雙薪
職位亮點(diǎn):定期技術(shù)交流與培訓(xùn)、芯片設(shè)計(jì)行業(yè)前沿職位