1. 后端設計與實現

- 網表綜合：根據前端提供的RTL進行綜合生成網表。

- 布局規劃：根據網表，進行芯片的布局規劃，包括模塊擺放、電源網絡設計等。

- 布線設計：完成芯片的全局布線和詳細布線，確保信號完整性、時序要求和功耗目標。

2. 物理驗證，包括DRC、LVS

3. 時序分析與優化

- 靜態時序分析（STA）：進行靜態時序分析，確保設計滿足時序要求。

- 時序優化：根據時序分析結果，優化版圖設計，解決時序違規問題。

4. 功耗分析與優化

5. 信號完整性分析

6. 文檔編寫與維護

7. 與前端設計團隊協作，配合完成封裝交互及流片數據提交，有一定的debug能力，能夠及時反饋問題。

任職要求

1. 熟練使用Synopsys 的EDA工具，如ICC2, DC 等；

2. 掌握數字后端設計全流程（綜合、布局布線、時序分析、物理驗證）；

3. 掌握數字后端ECO的全流程；

4. 具備時序收斂、功耗優化、信號完整性分析等問題的解決能力；

5. 能夠編寫腳本（Tcl、Perl、Python）實現流程自動化；

6. 具備良好的團隊協作和溝通能力；

7. 了解先進工藝節點和行業新技術趨勢；

8. 有55/40/28nm工藝節點的項目經驗；參與過至少2個以上完整的芯片設計項目，從RTL到GDSII的全流程；