崗位職責：
1、完成前端設計工作，包括RTL編寫、綜合（Synthesis）、時序約束（SDC）與時序檢查（STA）以及形式驗證（Formal Verification）；
2、進行功耗分析、性能評估并輸出設計文檔、技術報告；
3、使用Verilog/Chisel等語言進行功能仿真，配合驗證工程師完成模塊級/系統級仿真、覆蓋率分析、FPGA原型驗證以及芯片調試；
4、負責制定驗證計劃、搭建驗證平臺、編寫UVM/Testbench并執行驗證任務，輸出驗證報告；
5、與軟件、FPGA、后端工程師緊密合作，分析調試設計缺陷，推動Bug修復并完成芯片級集成、測試與調試；
6、參與芯片架構設計、Spec定義及技術交流，撰寫設計/驗證文檔并進行技術培訓；
7、熟練使用主流EDA工具進行綜合、時序、仿真與驗證
崗位要求：
1、電子、微電子、計算機、通信、集成電路等相關專業，碩士及以上學歷（部分崗位接受本科）。
2、扎實的數字電路理論基礎，熟練掌握Verilog/SystemVerilog或Chisel，具備大型項目經驗者優先。
3、熟悉前端設計流程（RTL編寫、綜合、時序、功耗分析）及驗證方法論（UVM、覆蓋率、形式驗證），能熟練使用EDA設計工具進行仿真、時序檢查。
4、具備C/C++或匯編語言基礎，熟悉Linux/Unix開發環境，能夠編寫腳本（Python、Perl、TCL）以提升設計/驗證效率。
5、良好的學習能力、分析與解決問題的能力，具備團隊協作、溝通與技術文檔撰寫能力。對前沿技術（CPU微體系結構、AI加速器、射頻/模擬前端等）有濃厚興趣并能快速跟進。
6、熟悉Chisel/Scala、Java、UVM、VMM驗證方法論或具備FPGA原型開發經驗，有處理器、PCIe、DDR、GPU、媒體編解碼等IP開發經驗者優先。