崗位職責(zé)：
1、負(fù)責(zé) SOC 芯片的后端設(shè)計(jì)流程，包括 Synthesis、Formal、STA；設(shè)置時(shí)序約束、功耗約束（CPF/UPF），并在標(biāo)準(zhǔn)工具流程中驗(yàn)證設(shè)計(jì)；
2、與后端工程師協(xié)作實(shí)現(xiàn)時(shí)序收斂，編寫并調(diào)試 Formal 檢查環(huán)境；
3、在 RTL freeze 前審查時(shí)鐘、復(fù)位設(shè)計(jì)規(guī)則，完成約束 SDC 文件評審；在綜合階段指導(dǎo)后端完成綜合、Formal 工作，協(xié)助解決疑難問題；
4、參與芯片 DFT 架構(gòu)定義與實(shí)現(xiàn)，制定 Scan、MBIST、Boundary?Scan、Logic?BIST 方案
5、開發(fā)高覆蓋率、低成本的測試向量，完成向量仿真驗(yàn)證與時(shí)序分析
6、與前端設(shè)計(jì)團(tuán)隊(duì)、后端 STA 團(tuán)隊(duì)協(xié)作，完成時(shí)序收斂、功耗?IR 分析，支持流片后 ATE 測試、向量調(diào)試與覆蓋率優(yōu)化
7、負(fù)責(zé)芯片的物理設(shè)計(jì)及驗(yàn)證工作，包括布局、布線、時(shí)鐘樹、功耗優(yōu)化等全流程
8、與后端開發(fā)人員配合完成硬件模塊的設(shè)計(jì)與調(diào)試，制定并優(yōu)化硬件實(shí)現(xiàn)方案
9、負(fù)責(zé)物理可靠性分析、評估并提出改進(jìn)措施，撰寫相關(guān)文檔，完成上級交辦的其他任務(wù)
10、負(fù)責(zé)芯片封裝設(shè)計(jì)方案，協(xié)調(diào)芯片設(shè)計(jì)人員完成封裝實(shí)現(xiàn)
11、進(jìn)行信號完整性（SI）與電源完整性（PI）分析與優(yōu)化，確保高速接口性能達(dá)標(biāo)
12、使用封裝及 PISI 領(lǐng)域的 EDA 工具，承擔(dān)復(fù)雜 SoC 芯片的 PISI 工作，熟悉高速接口協(xié)議
崗位要求：
1、電子、微電子、集成電路本科及以上學(xué)歷，具備 ASIC 基礎(chǔ)知識
2、熟悉 ARM、AHB/AXI 總線及 SoC 架構(gòu)者優(yōu)先
3、熟悉常用DFT工具，掌握 Scan、MBIST、Boundary?Scan 等技術(shù)
4、熟悉主流物理設(shè)計(jì)工具，了解時(shí)序、功耗、信號完整性分析
5、熟練使用封裝 EDA及 SI/PI 分析工具
6、熟練使用 Perl/Csh、Tcl、C/C++、Python編程，具備數(shù)字電路、時(shí)序分析能力
7、具備良好的團(tuán)隊(duì)協(xié)作與溝通能力，能夠在高并發(fā)場景下進(jìn)行性能優(yōu)化與故障處理
8、有復(fù)雜 SoC 芯片 PISI 項(xiàng)目經(jīng)驗(yàn)，了解高速接口協(xié)議（PCIe、USB?3.0、SerDes 等）者優(yōu)先