職位描述:
1. 完成模塊級結構設計,RTL 實現以及相關驗證工作;
2. 完成 SOC 架構設計,RTL 集成相關工作;
3. 參與分析和優化產品 PPA(Performance,Power,Area);
4. 參與芯片綜合,DFT,后端的設計和實現;
任職要求:
1. 電子 / 通信 / 計算機 相關專業,本科 / 碩士學歷 3年以上工作經驗;
2. 精通 Verilog RTL描述語言,有實際項目經驗;
3. 對低功耗設計有一定的理解;
4. 有較強的動手能力和探知欲;
5. 正直誠信、有責任心和團隊合作精神、有較強的抗壓能力;
6. 有相關綜合,DFT 及時序分析經驗者優先。