時鐘PLL工程師，2-4萬高薪，五險一金，年底雙薪

【工作內容】
-負責模擬集成電路的設計、仿真及驗證工作；
-參與模擬IC產品的系統架構設計、電路設計等；
-完成模擬IC產品相關的技術文檔編寫；
-協助解決模擬IC產品在開發、測試和生產過程中出現的技術問題。
【任職要求】
1、電子科學技術、微電子學與固體電子學、集成電路設計或相關專業本科及以上學歷；
2、具有GHz以上PLL、CDR、VCO、分頻器、時鐘驅動等電路設計經驗者優先
3、熟悉鎖相環系統相位噪聲分配、設計方法、版圖布局
4、熟悉不同架構鎖相環的基本原理，具有良好的溝通能力和設計能力，能夠針對不同性能要求對電路進行優化折衷。