【公司簡介】??
我們是一家專注于先進(jìn)半導(dǎo)體封裝技術(shù)的創(chuàng)新型企業(yè)，聚焦AI、高性能計(jì)算（HPC）、數(shù)據(jù)中心等前沿領(lǐng)域，核心布局??FOPLP（扇出型面板級封裝）??與??CoPoS（Chip on Panel Substrate）??技術(shù)研發(fā)，已突破2μm線寬線距（2μm L/S）先進(jìn)封裝工藝。隨著AI/HPC芯片對高帶寬、低功耗、高集成度需求的激增（如HBM3e、CoWoS-S封裝），??先進(jìn)封裝互聯(lián)技術(shù)??（涵蓋微凸點(diǎn)、TSV/混合鍵合、厚銅互連等）成為實(shí)現(xiàn)芯片間高效通信的核心瓶頸。現(xiàn)因業(yè)務(wù)快速發(fā)展，誠邀互聯(lián)技術(shù)領(lǐng)域的頂尖人才加入，共同突破“芯片互聯(lián)”技術(shù)邊界！
【崗位職責(zé)】??
1、互聯(lián)工藝開發(fā)與優(yōu)化：負(fù)責(zé)FOPLP/CoPoS等先進(jìn)封裝中互聯(lián)工藝（如微凸點(diǎn)（Micro-Bump）、硅通孔（TSV）、混合鍵合（Hybrid Bonding）、厚銅互連等）的設(shè)計(jì)與優(yōu)化，突破高深寬比填充（如TSV深寬比≥10:1）、低應(yīng)力沉積（如銅電鍍、阻擋層）、高可靠性鍵合（如混合鍵合界面壓力≤10MPa）等技術(shù)瓶頸，實(shí)現(xiàn)2μm及以下線寬線距的高密度互連（如微凸點(diǎn)間距≤20μm）。協(xié)同材料團(tuán)隊(duì)開發(fā)適配先進(jìn)封裝的互聯(lián)材料（如低介電常數(shù)（low-k）介質(zhì)、高導(dǎo)熱鍵合界面材料），優(yōu)化電鍍液配方、濺射工藝參數(shù)、退火曲線等，提升工藝一致性與良率（目標(biāo)≥95%）。
2、設(shè)備與制程協(xié)同：對接設(shè)備廠商（如應(yīng)用材料、東京電子），優(yōu)化互聯(lián)工藝設(shè)備（如電鍍機(jī)、鍵合機(jī)、TSV刻蝕機(jī)）的參數(shù)配置（如電鍍電流密度、鍵合溫度/壓力），解決大尺寸面板（如FOPLP 500mm×500mm）的均勻性難題（如電鍍厚度偏差≤5%）。與封裝設(shè)計(jì)（DFM）、工藝整合（PIE）團(tuán)隊(duì)協(xié)作，確保互聯(lián)工藝與封裝整體方案匹配（如TSV位置與芯片布局的協(xié)同、微凸點(diǎn)與塑封料的兼容性）。
3、可靠性驗(yàn)證與失效分析：主導(dǎo)互聯(lián)結(jié)構(gòu)的可靠性測試（如熱循環(huán)（-55℃~150℃，1000次）、機(jī)械沖擊（1000G）、電遷移（EM）/電遷移空洞（TDDB）），利用TEM、EBSD、3D-SEM等工具分析失效機(jī)理（如界面開裂、金屬間化合物（IMC）過度生長），推動工藝迭代（如優(yōu)化UBM層厚度抑制IMC生長）。結(jié)合電性能測試（如信號完整性、插入損耗）與可靠性數(shù)據(jù)，建立互聯(lián)缺陷-失效關(guān)聯(lián)模型，輸出良率提升方案（如識別影響信號完整性的關(guān)鍵工藝參數(shù)）。
4、技術(shù)前瞻布局與創(chuàng)新：跟蹤行業(yè)趨勢（如2.5D/3D封裝、異構(gòu)集成、CPO共封裝光學(xué)），研究新型互聯(lián)技術(shù)（如納米銅鍵合、自組裝分子層（SAM）界面改性、光子互連），為公司技術(shù)路線圖提供決策支持（如評估混合鍵合替代傳統(tǒng)凸點(diǎn)的可行性）。參與國際技術(shù)論壇（如ECTC、IMAPS）及標(biāo)準(zhǔn)制定（如SEMI關(guān)于先進(jìn)封裝互聯(lián)的規(guī)范），提升公司在互聯(lián)領(lǐng)域的技術(shù)話語權(quán)。
5、跨部門協(xié)作與量產(chǎn)支持??：支持客戶樣品導(dǎo)入與量產(chǎn)爬坡，解決產(chǎn)線互聯(lián)相關(guān)問題（如散熱不均、信號串?dāng)_），提供現(xiàn)場調(diào)試與培訓(xùn)（如協(xié)助客戶優(yōu)化芯片倒裝焊工藝）。推動互聯(lián)技術(shù)與客戶需求深度綁定（如針對AI芯片的高帶寬需求，開發(fā)低延遲互聯(lián)方案）。
【?任職要求】??
1、教育背景：材料科學(xué)與工程、電子科學(xué)與技術(shù)、微電子、物理等相關(guān)專業(yè)碩士及以上學(xué)歷，博士優(yōu)先；有微納制造、電化學(xué)、表面物理等交叉背景者優(yōu)先。
2、經(jīng)驗(yàn)要求：3年以上半導(dǎo)體封裝互聯(lián)工藝研發(fā)經(jīng)驗(yàn)，有??先進(jìn)封裝（FOPLP、CoWoS、EMC、HDI）??或??高可靠性互連（如汽車電子、AI芯片）??領(lǐng)域經(jīng)驗(yàn)者優(yōu)先；熟悉2μm及以下線寬線距下互聯(lián)工藝（如微凸點(diǎn)間距≤20μm、TSV孔直徑≤5μm）者優(yōu)先。
3、技術(shù)能力：
（1）深入理解互聯(lián)核心工藝（電鍍、濺射、鍵合、退火）的物理/化學(xué)機(jī)制，掌握微納尺度下金屬/介質(zhì)生長（如銅柱填充、阻擋層沉積）與界面反應(yīng)規(guī)律（如UBM與芯片金屬的結(jié)合機(jī)理）；
（2）熟悉先進(jìn)封裝制程（如TSV刻蝕、晶圓減薄、塑封料（EMC）特性），能分析互聯(lián)與封裝其他工序（如塑封、表面處理）的兼容性問題（如塑封料應(yīng)力對TSV的影響）；
（3）精通可靠性測試標(biāo)準(zhǔn)（如JEDEC JESD22、AEC-Q100）與失效分析方法（如FIB-TEM、XPS深度剖析），能主導(dǎo)DOE實(shí)驗(yàn)設(shè)計(jì)優(yōu)化工藝窗口（如電鍍添加劑濃度對填充完整性的影響）；
（4）了解行業(yè)技術(shù)動態(tài)（如混合鍵合替代傳統(tǒng)凸點(diǎn)的趨勢、低k介質(zhì)對互聯(lián)的挑戰(zhàn)），具備技術(shù)創(chuàng)新與專利布局能力（如申請關(guān)于混合鍵合界面優(yōu)化的專利）
4、綜合素養(yǎng)??：優(yōu)秀的跨部門溝通與項(xiàng)目管理能力（協(xié)調(diào)材料、設(shè)備、工藝、測試團(tuán)隊(duì)）；良好的英語讀寫能力（需閱讀國際期刊/專利，如《IEEE Transactions on Advanced Packaging》）；具備技術(shù)論文發(fā)表或?qū)＠珜懡?jīng)驗(yàn)者優(yōu)先。
?【我們提供】??
1、行業(yè)競爭力的薪酬：如果您是我們尋找的高手，薪資將不是您需要擔(dān)心的問題。我們樂于與您共同探討一個能匹配您價(jià)值的方案，包含績效獎金、項(xiàng)目跟投權(quán)及核心技術(shù)崗位津貼。
??2、頂尖研發(fā)資源??：配備先進(jìn)的互聯(lián)工藝實(shí)驗(yàn)室（電鍍線、濺射臺、鍵合機(jī)、3D-SEM/FIB設(shè)備）、可靠性測試平臺（熱循環(huán)/機(jī)械沖擊試驗(yàn)箱、信號完整性測試儀）及仿真工具（COMSOL、ANSYS）。
??3、職業(yè)成長空間??：參與前沿技術(shù)攻關(guān)（如2.5D CoWoS混合鍵合、FOPLP大尺寸面板微凸點(diǎn)互連），直接向研發(fā)副總匯報(bào)，快速成長為互聯(lián)領(lǐng)域?qū)＜摇?br>??4、完善福利體系??：六險(xiǎn)一金、彈性工作制、年度健康體檢、高端技術(shù)培訓(xùn)（如國際封裝會議、設(shè)備廠商認(rèn)證）、員工股權(quán)激勵計(jì)劃。
??5、產(chǎn)業(yè)資源支持??：與全球頭部晶圓廠（臺積電、三星）、封裝廠（日月光、長電科技）及材料巨頭（如安森美、京瓷）深度合作，提供技術(shù)交流與國際項(xiàng)目機(jī)會。
我們期待與您共同攻克先進(jìn)封裝“互聯(lián)”難題，為AI/HPC芯片提供更高效的“神經(jīng)網(wǎng)絡(luò)”！